1、引言

數據之間的整合就是變頻技術最為直接的一種設計電路方式，很多是何等數據頻率就是將數字的問題簡單化整合之后就可以設計出這個混合疊加的方式，這樣就很好的將數據的技術水平結合和綜合在一起，促進了數字變頻技術的總和研究價值體系建設。

2、基于FPGA數字下變頻技術的具體實現應用方案

目前很多時候，數字系統下面的變頻技術的實現應用就是將具體的實現方案具體的實際研究起來，很多時候數據合速率很高，而在實際實驗中檢測到信息的基帶信號顯示帶寬比較窄，所以往往考慮將信號移頻到基帶，在經過抽取得到后端DSP能處理的低速基帶信號后，在抽取前進行低通濾波，所以在應用中如何減少數字濾波的運算儼然成為了一個亟待解決的問題。每秒乘法次數Rr可用下式估計：Rr=NF/2D,(F為采樣頻率，N為FR濾波器階數，D為抽取比。N≈D(SS)/(FF)/F0)。

3、FPGA硬件系統設計

硬件系統工作過程：相應的參數和命令通過數據總線發送到指定硬件單元電路的輸入寄存器中，經由硬件邏輯電路進行相應的處理，最后，處理結果送到輸出寄存器中以供CPU讀取。數據的實際操作就是及時的將信息和電路數據的處理結果實現在一起。很多時候，任務是具體的，任務也是為了很好的實現了電路板之間在外部任務和狀態之間的穩定性任務的機制中斷。所以很多時候就是及時的將數據和電路板之間的模式促進在一起，主要的目的就是實現了實現了硬件模式化研究，很多時候的電路板最終實現任務模塊化研究。數據之間的邏輯結構主要就是通過語言和信息化技術之間的一種研究和構建模式，很多時候的邏輯電路之間的邏輯和分配的方式就是將任務分配起來之后優先起到了設計電路和中斷相應的任務模式的這種分配時間。在ISE8.2軟件環境下，應用VHDL硬件語言描述各個功能模塊，進行仿真驗證。本次系統設計實現了任務管理模塊的硬件邏輯電路;設計并實現了簡單的中斷任務管理模塊的硬件邏輯電路，在外部的中斷請求作為中斷任務的同時，享有高于普通任務的優先級分配權;設計并實現了信號量管理模塊的硬件邏輯電路，其中基于硬件邏輯實現的等待任務列表，降低了頻繁查表、訪問內存帶來的系統開銷。當外部中斷到來時，相應的任務狀態位被置為就緒態，觸發任務調度，中斷任務被優先處理，提高了中斷的響應時間。FIR整形濾波器的設計：對于直接型的FIR濾波器，可以級聯應用的。我們設計一個FIR濾波器節，不斷地調用FIR濾波器節，將其級聯起來，用來完成多階FIR濾波器的設計。在算法中，我們利用分布式算法以一個三個系數的FIR數字濾波器為例設計，字寬三位。設FIR數字濾波器系數為：h(1)=5，h(2)=2，h(3)=3。在進行FPGA設計時，利用組件Component形式構建該表格，提供輸入尋址端口table_in[1..0]，設置為ROM結構，輸出端口table_out[2..0]。FPGA算法的結構圖如圖1所示。FIR濾波器實質上是一個分節的延遲線，把每一節的輸出加權累加，便得到濾波器的輸出。在實際應用中，為了減少邏輯資源的占有量和提高系統的運行速度，對FIR濾波器需要進行優化處理。由于實現的是固定系數的FIR濾波器，所以可以利用簡化的過程(如查找表)減少設計所耗用的器件資源。

4、FIR整形濾波器FPGA仿真結果

FPGA器件作為一種用戶課編程門陣列集成電路，它充分將半定制門陣列電路的優點與可編程邏輯器件的用戶可編程性結合起來，大大擴大了他的功能性，在其中包含大量的門電器，還能夠使其設計的電子產品具備微型化、高集成度和高可靠性的優點，降低了設計風險，縮短了設計周期，增加了設計數字系統的設計制造的可靠性。設計輸入序列為[99，0，0，0，70，0，0，0，99，0，0，0，70，…]，進行波形仿真后的結果如圖2所示。由仿真波形可以讀出結果(-3，-2，4，6，-4，……)，經比較，仿真結果與輸出信號理論值(-2.9121，-1.9837，4.2146，6.2187，-3.8654)基本吻合，且波形符合設計要求。